PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-126161

(43) Date of publication of application: 11.05.1999

(51)Int.Cl.

GO6F 9/22

GO6F 9/22

(21)Application number: 09-290758

(71)Applicant: HITACHI LTD

HITACHI INFORMATION

TECHNOLOGY CO LTD

(22)Date of filing:


23.10.1997

(72)Inventor: TAKESHIMA SEISUKE

(54) FAULT AVOIDING METHOD FOR CONTROL MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a fault avoiding method for control memory that facilitates the maintenance management of a microprogram. SOLUTION: The correspondence of an address (physical address) on a control memory 115 and an address (logical address) owned by the source code of the microprogram is added to a microprogram code 22 for loading to the control memory 115. At the time of initial microprogram load, an SVP tests the control memory and generates the correspondence table (translation table) of the physical address and the logical address so as to avoid the defective part of that memory, and based on the correspondence table, the physical address of the microprogram code 22 is rearranged so as to execute the initial load. The generated correspondence table is maintained as it is.



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-126161

(43)公開日 平成11年(1999)5月11日

(51) Int.Cl.⁶

識別記号

G06F 9/22

380 310 FΙ

G06F 9/22

380B

310D

審査請求 未請求 請求項の数4 OL (全 18 頁)

(21)出願番号

特膜平9-290758

(22)出顧日

平成9年(1997)10月23日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出顧人 000153454

株式会社日立インフォメーションテクノロ

神奈川県秦野市堀山下1番地

(72)発明者 竹島 靖祐

神奈川県秦野市堀山下1番地 株式会社日

立インフォメーションテクノロジー内


(74)代理人 弁理士 鈴木 誠

(54) 【発明の名称】 制御記憶の障害回避方法

(57)【要約】

【課題】 マイクロプログラムの保守管理を容易にする 制御記憶の障害回避方法を提供する。

【解決手段】 制御記憶にロードするためのマイクロプ ログラムコードに、制御記憶上のアドレス(物理アドレ ス)とマイクロプログラムのソースコードが持つアドレ ス(論理アドレス)の対応を付加する。SVPは、マイ クロプログラム初期ロード時、制御記憶をテストし、そ の不良部位を回避するように物理アドレスと論理アドレ スの対応表(変換テーブル)を生成し、該対応表にもと づいて、マイクロプログラムコードの物理アドレスを再 配置し、初期ロードを実行する。生成した対応表はその まま保守しておく。



【特許請求の範囲】

【請求項1】 マイクロプログラムが格納された制御記 憶を内蔵する一つあるいは複数の演算装置と、前記演算 装置の保守を司る保守制御装置とを具備してなる計算機 システムにおいて、

制御記憶にロードするためのマイクロプログラムコード に、制御記憶上のアドレス(以下、物理アドレスと称 す) とマイクロプログラムのソースコードが持つアドレ ス(以下、論理アドレスと称す)の対応を付加して保持

保守制御装置は、マイクロプログラムを制御記憶に初期 ロードする際、制御記憶をテストし、その不良部位を回 避するように物理アドレスと論理アドレスとの対応表を 生成し、該対応表に基づいて、前記マイクロプログラム ソースコードに付加された物理アドレスを再配置し、該 再配置後の物理アドレスに従ってマイクロプログラムを 制御記憶にロードすることを特徴とする制御記憶の障害 回避方法。

【請求項2】 請求項1記載の制御記憶の回避方法にお いて、保守制御装置は、計算機システム稼働中の制御記 憶障害発生時、その不良部分を回避するように対応表中 の物理アドレスと論理アドレスの対応を再配置し、該配 置された論理アドレスと物理アドレスに基づいて、該当 マイクロプログラムコードに付加された物理アドレスを 再配置し、該再配置後の物理アドレスに従って当該マイ クロプログラムコードを制御記憶に再ロードすることを 特徴とする制御記憶の障害回避方法。

【請求項3】 請求項1、2記載の制御記憶の障害回避 方法において、保守制御装置は、物理アドレスの再配置 時、対応表の物理アドレスにより、マイクロプログラム の起動アドレスを登録したテーブルの該当エントリを書 き換えることを特徴とする制御記憶の障害回避方法。

【請求項4】 請求項1、2記載の制御記憶の障害回避 方法において、保守制御装置は、実行状況のトレース 時、トレース情報のマイクロプログラムの物理アドレス を、対応表により論理アドレスに変換することを特徴と する制御記憶の障害回避方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マイクロプログラ 40 ム制御の計算機システムにおける制御記憶の障害部位を 回避する方法に関する。

[0002]

【従来の技術】現在マイクロプログラムにより制御され る演算装置をもつ計算機システムでは、マイクロプログ ラムによる計算機システムの障害処理等の事情でマイク ロプログラムの量、即ち制御記憶の容量は増大の傾向に あり、それだけ制御記憶自身の耐障害機能が求められて

て、計算機システムに接続された保守・診断専用のサー ビスプロセッサ(SVP)に内蔵されたファイル機構、 あるいは主記憶装置上のハードウェア専用領域(HS A) よりマイクロプログラムを再ロードする時、制御記 憶の空白 (リザーブ) 領域に障害発生部位のアドレスを 持つマイクロプログラムをロードし、その後の演算装置 の動作時に、マイクロプログラムをデコードする機構に より制御記憶の障害発生部位アドレスをリザーブ領域の アドレスをに変換する、又はマイクロプログラムのアド 10 レスを通常の計算機命令語の様に基底アドレスレジスタ を使用した相対アドレスによる再配置可能な構造にし、 基底アドレスレジスタを変更する、等により障害発生部 の使用を回避する方法が一般に知られている。しかし、 これらの方法では、マイクロプログラム実行時、必ずア ドレス変換、あるいは基底アドレス加算のプロセスが必 要となり、演算装置の性能が低下し、演算装置の構造が 複雑となり、計算機システムのコストアップを招く欠点

【0004】一方、これらの欠点を回避するため、次の ような機能により制御記憶の固定障害を抑止する方法が

1、制御記憶内の固定障害を検出すると演算装置の実行 を一時中断し、その事を障害の起きたアドレス情報とと もにSVPに通報する。

2、SVPは自身が持つマイクロプログラムのアドレス 管理情報を使用して、障害の起きたアドレスを持つマイ クロプログラムのワードをSVPが持つファイル装置内 のマイクロプログラムソースファイルから検索し、その ワードを制御記憶内の空いた部分にアサインしてアドレ スを付け替えるため、ソースファイルを書き換える。 3、その後、SVPはソースファイルをアセンブル(リ

ンケージ)し、新たなマイクロプログラムのコード列を 生成する。このコード列は障害の起きたアドレス部位は アサインされないように空白となっているため、制御記 憶に再ロードしてもその影響を被ることはない。また、 SVPはアドレス管理情報に制御記憶の障害の部分が使 用不可であることを記録する。

4、新たなマイクロプログラムコードをロードし、その 後演算装置の動作を再開する。

【0005】なお、このような制御記憶の固定障害回避 手法は、例えば特開平6-83613号公報や特開平6 -187147号公報などに記載されている。

[0006]

【発明が解決しようとする課題】上記方法は、演算装置 に制御記憶の障害発生部位の使用を回避するための特別 な機構を設ける必要がない利点があるが、以下に記すよ うな多くの問題点があり、現実の計算機システムに適用 するのは困難である

1、計算機システムのマイクロプログラムを保守する 【0003】従来、制御記憶内の固定障害の発生に対し 50 為、制御記憶上のマイクロプログラムのあるアドレスの ワードにパッチを適用する場合、前記アドレス移動が行われている可能性がある為、パッチを適用することいマイクロプログラムをインストールする場合、それが障害起生部位を使用することになると、システムダウンを起こす事が考えられる。これらを回避するためには、マイクロプログラム改訂対象の計算機システムのSVPが理情報に従いると、ウステムがウンマイクロプログラムソースファイルを管理情報に従いてマイクロプログラムソースファイルを管理情報に従いるSVPに送り、前記した手順により再アセンブルしの一ドすることになるが、この様な手順が顧客サイトの一ドすることになるが、この様な手順が顧客サイトの一ドすることになるが、この様な手順が顧客サイトの一ドすることになるが、この様な手順が顧客サイクロプログラム保守が非常に煩雑になる。

【0007】2、マイクロプログラム制御の演算装置では、命令、割込等の処理は制御記憶の特定の固定番地から始まるマイクロプログラムにより処理を実行するのが一般的であるが、その固定番地が前記再配置により移動 20 すると、そのマイクロプログラムは動作不可能となり、演算装置は処理を続行できなくなる。

【0008】3、計算機システムで障害解析のために、マイクロプログラムの実行状況を知りたい場合、ハードウエアのトレース機能によりマイクロプログラムのトレースを採取し解析したい場合がある。このとき前記アドレス移動が行われていると、その移動したマイクロプログラムのトレース情報は、マイクロプログラム設計者が持つ初期ソースファイル(計算機システム出荷時にコードを生成したソースファイル、即ち制御記憶障害による移動前の古いアドレスを持つ)による参照/照合が出来ないため、解析不可能であり、トレースを解析するためには、その計算機システムのSVPが持つソースファイル及びアドレス管理情報を取り寄せなければならなくなり、保守/デバッグ手順は煩雑である。

【0009】4、計算機システムが演算装置を複数個持ち、それらが共通のSVPにより制御及び保守されているマルチプロセッサシステムである場合、特に各演算装置上の制御記憶が共通のマイクロプログラムソースファイルにより管理されている場合に、ある一個の演算装置の制御記憶障害で、SVP内のソースファイルに前記アドレス移動が適用された後、システム内の別演算装置の制御記憶にそのマイクロプログラムがロードされると、最初の演算装置の制御記憶の障害発生アドレスと同じアドレス部位は使用不可能にされてしまう、即ち計算機システム内の全演算装置の制御記憶に各演算処理装置個別に発生する制御記憶障害の総和分の使用不可能な領域が出来てしまう事になる。この様な制御記憶の無効領域の増大は、アドレス移動が不可能となったり、又、機能追加等の為にマイクロプログラムの更新(追加)に対応が50

できなくなる可能性がある。また、この様な無効領域を 見越して制御記憶を増やすことは、計算機システムのコ ストアップをもたらす事も考えられる。

クロプログラムをインストールする場合、それが障害発生部位を使用することになると、システムダウンを起こす事が考えられる。これらを回避するためには、マイクロプログラム改訂対象の計算機システムのSVPが持つマイクロプログラムソースファイルをで理情報に従い障害発生部を回避する様に改訂し、当該計算機システムのSVPに送り、前記した手順により再アセンブルしロー

【0011】5、計算機システム内で、アドレス移動に 必要な制御記憶の空き領域が存在しない場合、制御記憶 に障害が起こるとシステムダウンとなるが、事前にそれ を知る手段を持たないため、保守が不可能である。

【0012】本発明の目的は、マイクロプログラム制御の計算機システムにおいて、制御記憶の障害部位を回避する際の上記のような問題点を解決し、マイクロプログラムの保守操作性の向上を図ることにある。

[0013]

【課題を解決するための手段】本発明は、制御記憶にロードするために、SVP上のファイルに置かれるマイクロプログラムコードに、制御記憶上のアドレス(物理アドレス)とマイクロプログラムのソースコードが持つアドレス(論理アドレス)の対応を付加する。

【0014】マイクロプログラムを制御記憶に初期ロードする際、SVPは、制御記憶をテストし、その不良部位を回避するように物理アドレスと論理アドレスとの対応表を生成し、該対応表に基づいて、前記マイクロプログラムソースコードに付加された物理アドレスを再配置し、該再配置後の物理アドレスに従ってマイクロプログラムを制御記憶にロードする生成した対応表は、計算機システム起動後も、そのまま保持しておく。

【0015】計算機システム稼働中の制御記憶障害発生時、SVPは、その不良部分を回避するように対応表中の物理アドレスと論理アドレスの対応を再配置し、該配置された論理アドレスと物理アドレスに基づいて、該当マイクロプログラムコードに付加された物理アドレスを再配置し、該再配置後の物理アドレスに従って当該マイクロプログラムコードを制御記憶に再ロードする。

【0016】また、物理アドレスの再配置時、SVPは、対応表の物理アドレスにより、マイクロプログラムの起動アドレスを登録したテーブルの該当エントリを書き換える。

【0017】さらに、計算機システム実行状況のトレース時SVPは、トレース情報のマイクロプログラムの物理アドレスを、対応表により論理アドレスに変換して出力する。

【0018】なお、マイクロプログラムコードを生成するアセンブル手段(またはリンクエディット手段)にお

อบ

いて、マイクロプログラムコード及びパッチ作成時にマイクロプログラムコードとパッチに論理アドレスを付加するようにする。これにより、顧客サイト毎に存在する計算機システムに対して共通のマイクロプログラムコード及びパッチを適用することができる。

【0019】また、マルチプロセッサシステムである場合、各演算装置対応にアドレス対応表を持たせることにより、一個の演算装置で発生した制御記憶の障害をその演算装置固有のアドレス対応表により、その演算装置のみのマイクロプログラムの再配置を行うことで、他の演算装置の制御記憶の同一アドレス部位が使用できなくなることを防ぎ、制御記憶の無効領域が生じないようにできる。

【0020】さらには、制御記憶の障害による、マイクロプログラムの再配置の履歴をSVPのファイルに記録し、保守操作員の入力するコマンドによりSVPのコンソール装置にその履歴を表示する機構、あるいはSVPがその履歴及び前記アドレス対応表を監視し、制御記憶の空き領域が十分でない場合、その事を自動的に警告メッセージとして表示するようにする。

[0021]

【発明の実施の形態】以下、本発明の実施の形態について図面により具体的に説明する。

【0022】図1は本発明に係わる一実施の形態の全体 構成図である。計算機システム100は演算装置1、そ れに接続された主記憶装置120、及び、これらの装置 の保守を司る保守制御装置であるSVP150により構 成されている。マルチプロセッサシステムの場合、演算 装置2が構成に含まれる場合もある。なお、図1では演 算装置が3個以上の場合は図示していないが、同様の演 30 算装置が主記憶装置に接続可能である。 演算装置 1 に は、マイクロプログラムを格納する制御記憶115、演 算装置1の実行状況をトレースするトレース部112、 マイクロプログラムの起動アドレスを登録した起動テー ブル114をそれぞれ含む。演算装置2の構成も同様で ある。主記憶装置120上には、ハードウエア専用領域 であるHSA125が存在し、HSA181とSVP1 50間にはデータ転送パス181を具備する。又、制御 記憶115、146へのアクセスパス180、182に より、演算装置1、2あるいはSVP150による制御 で制御記憶115、146にデータを転送する事が出来 る。SVP150は、それ自身が持つ記憶装置にはマイ クロプログラムコード155、各演算装置1、2に対応 したアドレス変換テーブル(物理アドレスと論理アドレ スの対応表) 151、152が有り、さらに、制御記憶 115、146にマイクロプログラムコードを転送する 一時記憶であるバッファエリア153、アクセスパス1 80、182を使用し制御記憶115、146の障害を 検出する制御記憶障害検出機構157を具備する。又、 SVP150上のテーブルのバツクアップを保持するフ 50

ァイル装置160、SVP150を通じて計算機システム100を操作するためのコンソール装置170が接続されている。

【0023】なお、SVP150の記憶装置上にある変換テーブル151、152、マイクロプロラムコード55、及びバッファエリア153は、主記憶装置120のHSA125上に置く事もできる。この場合、演算装置により変換テーブルの更新を行う事が可能でる。ただし、これはマルチプロセッサシステムで1個の演算装置の障害発生によるテーブル操作を他の演算装置で実行する場合に限られる。

【0024】以上の計算機システム100は顧客サイトに設置されるが、以下の設備はマイクロプログラム設計者側に1システム有ればよい。

【0025】アセンブル手段20はそれ自体計算機であ り、それが内蔵するファイル装置にはマイクロプログラ ムソースコード21を持っている。マイクロプログラム 設計者は、該アセンブル手段20に接続されたコンソー ル装置であるマイクロプログラム変更手段10を用いて 20 ソースコードを変更した場合、アセンブル手段20に装 備されたアセンブルプログラム及びリンケージプログラ ム25によりマイクロプログラムコード22を作成する ことができ、又、論理処理部24により新旧のコード2 2を比較しパッチデータ23を作成できる。マイクロプ ログラム設計者は、これらのマイクロプログラムコード 22、パッチデータ23をコード転送手段30により顧 客サイトに設置された各計算機システムに送る事ができ る。なお、コード転送手段30はローカルエリアネット ワーク、公衆回線による転送、あるいはフロッピーディ スク、磁気テープ等による媒体の搬送の何れかにより実 現される。

【0026】図2は、前記SVP150上のマイクロプログラムコード155、アドレス変換テーブル151、152の構成例を詳細に記述したものである。

【0027】変換テーブル200はエントリが上から制御記憶の物理アドレス0より始まる順列を構成し、各エントリには、有効フラグ201、マイクロプログラムソースコードが持つ論理アドレス202からなり、これにより物理アドレスから論理アドレスの変換を行う事が出来る。有効フラグ201はその物理アドレスが使用されているかを表し、制御記憶の空き領域を検索するために使用される。前述したように、この変換テーブルは各演算装置に対応して1個存在する。例えば200は図1の演算装置110のアドレス変換テーブル151に対応し、220は別の演算装置140のアドレス変換テーブル152に対応する。

【0028】マイクロプログラムコード300は図1の 同マイクロプログラムコード155に対応し、マイクロ コードテーブル310、クロスアァレンステーブル33 0よりなる。マイクロコードテーブル310は、各1行 のエントリがマイクロプログラムの1ワードに対応し、 上からマイクロプログラムソースコードの論理アドレス 0より始まる順列を構成する。各エントリはそれぞれ、 物理アドレス313、分岐先論理アドレス314、オブ ジェクトコード315、フラグ316、及びクロスリフ アレンステーブル330を指すポインタ317にフィー ルド分割されている。物理アドレス313には、340 で示すに各演算装置に対応した物理アドレスを登録でき る。同様にオブジェクトコード315の一部である分岐 アドレス (論理アドレス314で指される分岐先ワード 10 の物理アドレス) も、350で示す様に、各演算装置に 対応した物理アドレスを持つことが出来る。 フラグ31 6はアドレス再配置時に使用される。クロスリファレン ステーブル330は分岐による参照を遡るために使用さ れるテーブルである。例えば、ポインタ317が指し示 すエントリ332は、そのワードに分岐するワードの論 理アドレスであり、次のポインタ334はそのワードに 分岐する別のワードが存在した場合、それらワードのポ インタを該テーブル330上に登録しチェイニングする 為のものである。

【0029】図3に、テーブル310、330上のマイ クロプログラムワード間の相互関係を示す。今、マイク ロプログラムソースコード上でワードA、及びワードB からワードCへ分岐しているとする。この場合、テーブ ル310のワードCのエントリ上のポインタ317が指 すテーブル330のエントリ332には、テーブル31 0上のワードAのエントリの論理アドレスが登録され、 更にポインタ334が指すエントリにはテーブル313 上のワードBの論理アドレスが登録される。図3の例で は、これ以上ワードCに分岐するワードが無いため、ワ ードBの論理アドレスが登録されるエントリ332に対 応するポインタ334には0が登録される。これらのテ ーブル310、330は、初期状態でのテーブル間の参 照関係がアセンブル (及びリンケージ) 時に決定され る。クロスリファレンステーブル330は、あるワード のアドレスが変更されたとき、影響を受ける他のワード を特定するために使用される。これについては後述す る。

【0030】図2に戻り、アセンブル手段(図1の20)によりマイクロプログラムコードが作成された時点40では、マイクロプログラムコード300一式が生成され、転送手段30により計算機システム100のSVP150に転送される。その時のアドレス対応は論理アドレス=物理アドレスで各エントリが登録され、特に図2の340、350の物理アドレスは全て論理アドレスが初期値として設定される。これが、後述するように、アドレス再配置により対応する物理アドレスに書き換えられる。

【0031】パッチデータ500は、計算機システム1 00のマイクロプログラムアップデート時にアセンブル 50 手段20より送られるマイクロコードデータの1ワード分のフォーマットであり、必要に応じたワード数のデータをSVP150が受け取れる。パッチデータ500は、アップデート対象のワードの論理アドレス502、そのワードから分岐する先のワードを示す論理アドレス503、マイクロコード本体のオブジェクトコード504、このデータの属性を示すフラグ505からなり、フラグ505はそのワードが追加/削除/上書きのうち何れかであることを示す。

【0032】マイクロコードバッファエリア600は、図1の同バッファエリア153の構造を詳細に記述したものである。先にも述べたように、マイクロコードバッファエリア600はアドレス再配置又はマイクロプログラムのアップデート時に一時的に使用されるエリアであり、SVP150或いは主記憶装置120上のHSA125に置かれて制御記憶115、146にロードされるべきデータ等をバッファリングするもので、アップデートするマイクロプログラムのワードの物理アドレス601、そのエントリをロードするか否かを示す有効フラグ602、ロードするオブジェクトコード603からなる。なお、オブジェクトコードは分岐アドレスを含むが、後に説明するようにアドレス再配置による物理アドレスの変更は解決された状態でロードされる。

【0033】図4は、図1の計算機システムにおけるマイクロプログラム初期ロードのフローチャートである。以下、図2および図4を参照してマイクロプログラム初期ロード時の動作を説明する。

【0034】マイクロプログラム初期ロードは、計算機システム100を起動する時、SVP150のマイクロプログラムコード155(図2の300)を、各演算装置110、140内の制御記憶115、146にロードすることで行われる。この時点では、マイクロプログラムコードには再配置は行われておらず、アセンブル手段20によって設定された論理アドレス=物理アドレスの状態で、図2の変換テーブル200、220及びマイクロプログラムコード300が存在する。

【0035】マイクロプログラム初期ロードは、SVP 150が演算装置を選択し(ステップ50)、各演算装置毎にステップ51~67の処理を行うことで達成される。ここでは演算装置1を例として扱う。制御記憶障害検出機構157により、制御記憶115のチェックを行う(ステップ51、52)。これは制御記憶115に機能する事を検査するもので、検査する単位は制御記憶のRA Mの構成により異なるが、ここでは1ワード単位とする。制御記憶115に障害が無い場合、物理アドレスとして、マイクロコードテーブル310の該当エントリには触らない(ステップ53)。一方、障害を発見した場合、該当する物理アドレスを持つマイクロプラムのワードの再配置を行う必要がある。そこ

で、変換テーブル (アドレス対応表) 200の有効フラ グ201を検索し、空白部を検索する(ステップ54、 55)。必要な空白部が存在しない場合、コンソール装 置170にエラーを表示し、マイクロプログラム初期ロ ードを異常終了させる(ステップ56、57)。空白部 が存在する場合、アドレス移動するべきワードのマイク ロコードテーブル310上の該当エントリ内の物理アド レス340(演算装置に対応するエントリ)を空白部の アドレスに書き換え (ステップ58)、変換テーブル2 00の該空白部(再配置用エントリ)に該当ワードの論 理アドレスを登録し、その有効フラグ201を1とすこ とにより、そのエントリが空白でないことを登録する (ステップ60)。

【0036】次に、マイクロコードテーブル310の該 当エントリのポインタ317が指し示すクロスリファレ ンステーブル330の参照ワード論理アドレス332、 ポインタ334を用いて、マイクロコードテーブル31 0の該当エントリのコード内分岐アドレス350を書換 える (ステップ61)。これを図5で簡単に説明する。 今、制御記憶中のワードaがワードbに分岐している場 合(A)、マイクロコードテーブル310のワードbエ ントリのポインタ317が指すクロスリファレンステー ブル内の332にはワードaの論理アドレスが登録され ている(C)。ここで、ワードbの物理アドレスY0部 に障害が検出されると、ワードbに物理アドレスの移動 $(Y 0 \rightarrow Y 1)$ が行われるが (B)、それに伴いワード aの分岐アドレスを書き換えるため、マイクロコードテ ーブル310のワードbエントリのポインタ317が指 すクロスリファレンステーブル330内の332に登録 されたワードaの論理アドレスにより、それが指すマイ クロコードテーブル310のワードaエントリの分岐ア ドレスを書き換える(C)。制御記憶の種類によっては 分岐アドレスのみならず、パリテイあるいはECCコー ドを書き換える必要がある。

【0037】図4に戻り、マイクロコードテーブル31 0の該当エントリのポインタ317が指し示すクロスリ ファレンステーブル330にチェインされている別のエ ントリが存在するかを調べる(ステップ62)。エント リが存在すると(例えば図3)、そのワードに分岐する 別のワードがあるので、チェインされた全てのエントリ わたってステップ61を繰り返す。

【0038】以上、ステップ51~62をその演算装置 の制御記憶全てのワードが尽きるまで繰り返し、当該制 御記憶115の全てのチェックを行なった後(ステップ 64)、マイクロコードテーブル310上の全ワードの オブジェクトコード315を、それに物理アドレス34 0を付加してバッファエリア153に転送し、そのフラ グ602を"有効"にする(ステップ65)。この時、 オブジェクトコード内の分岐アドレス350及び付加す る物理アドレス340は、図6の(D)に示すように、

障害発生部位を回避した物理アドレスに書き換えられて いる。

【0039】マイクロコードテーブル310上の全ワー ドをバッファエリア153に転送後、バッファエリア内 のフラグ602が"有効"なエントリを、物理アドレス 601に従い制御記憶115にロードする(ステップ6 6)。このロード終了後、フラグ602を"無効"にす る(ステップ67)。

【0040】以上、ステップ50~67を演算装置毎に 繰り返す。こうして、全ての演算装置の制御記憶にマイ クロコードがにロードされれば(ステップ68)、マイ クロプログラム初期ロードは終了である。

【0041】図6は、計算機システム稼働中のアドレス 再配置のフローチャートである。以下、図2および図6 を参照して稼働時のアドレス再配置の動作を説明する。 【0042】システム稼働中に制御記憶障害が発生した 場合、SVP150は障害が発生した制御記憶を持つ演 算装置を一時停止し、その演算装置に対応する変換テー ブル200を選択する(ステップ610)。障害検出機 構157により制御記憶内の障害発生部のワードを選択 する (ステップ611)。以下の再配置処理は図4のマ イクロプログラム初期ロードとほぼ同じ手順で行う。す なわち、変換テーブル200を検索して制御記憶の空白 部を探し(ステップ612)、変換テーブル200とマ イクロコードテーブル310内の当該エントリの物理ア ドレスを書き換え(ステップ617、618)、更にク ロスリファレンステーブル330より分岐アドレスの書 き換えを行い(ステップ619、620)、バッファエ リア600への転送(ステップ622)、制御記憶への 転送を行い(ステップ623、624)、その後、演算 装置の動作を再開するまた、この再配置処理で制御記憶 に必要な空白部が存在しなくなった場合、コンソール装 置170に警告を表示する(ステップ625、62 6)。初期ロードと異なるのは、障害発生演算装置と制 御記憶の障害発生部位のワードが最初から認識されてい るため、処理対象が障害発生演算装置かつその制御記憶 内の障害発生ワードに限定されることである。

【0043】次に、図1の計算機システムでのパッチに よるマイクロコードの改訂の方法を説明する。アセンブ ル手段20にて、マイクロプログラムソースコード21 をアセンブルプログラム及びリンケージプログラム25 によりマイクロプログラムコード22に変換した後、論 理処理部24により新旧コードの差分情報を作成し、そ れを(a)旧コードからの削除、(b)新規追加、

(c) 旧コードの変更の順番に抽出する。この差分情報 に、論理アドレス、分岐先論理アドレス、及び削除/新 規追加/旧コードの変更の種別をフラグとしたデータを 付加し、図2の500に記したフォーマットのパッチデ ータを作成する。これを転送手段30を使用して計算機 50 システム100に転送する。

30

【0044】計算機システム100は受け取ったパッチデータをファイル装置160に一時蓄積し、その後、このパッチデータに従いって、マイクロプログラムコード155、変換テーブル151、152を改訂する。これを図2及びと図7のフローチャートを参照して説明する。

【0045】計算機システム100は、パッチデータ5 00のフラグを参照してデータを削除、新規、変更の順 に整列する(ステップ701)。データが削除の場合 (ステップ702)、パッチデータ500の論理アドレ ス502が示すマイクロコードテーブル310中の該当 エントリを見つけ、その物理アドレス313が示す変換 テーブル200中のエントリ202の内容をクリアし、 フラグ201を"空白"にする(ステップ703)。そ の後、パッチデータ500の論理アドレス502が示す マイクロコードテーブル310中の当該エントリの内容 313、314、315、316、317をクリアする (ステップ704)。以下、ステップ703、704を 削除データが尽きるまで繰り返す(ステップ705)。 次に、データが新規の場合(ステップ706)、パッチ データ500の論理アドレス502が示すマイクロコー ドテーブル310の該当空きエントリに該パッチデータ の内容を入力し(ステップ707)、これを新規データ 全てを処理するまで繰り返す(ステップ708)。ま た、データが変更の場合(ステップ710)、そのワー ドが分岐先論理アドレスの変更を含むとき分岐アドレス 314に503の内容を入力し(ステップ712)、オ ブジェクトコード315に504の内容を入力し(ステ ップ713)、これを変更データ全てを処理するまで繰 り返す(ステップ714)。

【0046】ここで、分岐アドレスの変更が起きた場合、ワードの相互参照関係が変化するので、クロスリファレンステーブル330を再構築する必要がある。これを、図8のフローチャート及び図10の再構築前と再構築後のテーブルを参照して説明する。

【0047】最初に、マイクロコードテーブル310の全エントリにあるポインタ317を初期化する(ステップ801)。次に、該マイクロコードテーブル310のエントリを指すポインタi、クロスリファレンステーブル330のエントリを指すポインタjを先頭に初期設定 40し(ステップ802)、ポインタiが指すマイクロコードテーブル310のエントリの分岐先論理アドレス314(図10ではBA)が示すエントリのポインタ317の値(図10ではX)を、ポインタjが示すクロスリファレンステーブル330のエントリ334に入力し、ポインタiの値を332に入力した後、317にポインタjの値を入力する(ステップ803)。その後、ポインタi、jを、テーブル310、330各々の次のエントリを指すように更新し(ステップ804、805)、再びステップ803を実行する。以降、ステップ803ー50

805をマイクロコードテーブル310のすべてのエントリが終わるまで繰り返す(ステップ806)。それが終了した時、図10の(A)は、同(B)で示す様な各ワード間の前後参照関係ができている。あるワードに分岐するワードが複数個有った場合、クロスリファレンステーブル330にはポインタ334でチェインされる。

12

【0048】以上でパッチの前段階の処理が終わり、実際のパッチロード処理を行なう。これを図9で説明する。

【0049】計算機システム内の一つの演算装置1を選択する(ステップ901)。以下、ステップ901一918の処理が各々の演算装置毎に繰り返される。まず、マイクロコードテーブル310のエントリの中で、先のステップ806までの処理で分岐先が変更されたワードを抽出する(ステップ902)。これは、ここまでの処理でフラグ316にそのことを登録すれば簡単に認識できる。次に、その変更された分岐先の物理アドレスを、マイクロコードテーブル310の物理アドレス340の該当演算装置番号に対応したエントリから取り出し、自ワードの分岐アドレス350のやはり該当演算装置番号に対応したエントリに格納する(ステップ903)。分岐先が変更された全てのワードに関して、ステップ903の処理を繰り返す(ステップ904)。

【0050】次に、ステップ902と同様な手段でパッ チで空きエリアに入る新規に作られたワードを抽出する (ステップ905)。新たに使用する制御記憶115の チェックを行なう為、障害検出機構157により制御記 憶115の該当部分を検査し(ステップ906)、障害 がなければ、物理アドレス=論理アドレスとする(ステ ップ911)。障害を発見した場合は、アドレス変換テ ーブル200の有効フラグ201を検索し、空白部を調 べる(ステップ907)。必要な空白部が存在しない場 合、コンソール装置170にエラーを表示し(ステップ 908)、パッチのロードを異常終了させる(ステップ 909)。空白部が存在する場合、物理アドレス=空白 部アドレスとする (ステップ910)。ここでは物理ア ドレスと論理アドレスが異る為、このワードに分岐する ワードの分岐アドレス350を書き換える必要が有る。 そのため、その様なワードをクロスレファレンステーブ ル330から検索し、そのワードの分岐アドレス350 の演算装置に対応したエントリに物理アドレスを入力す る(ステップ910)。更に、物理アドレスが示す変換 テーブル200のエントリ202に元の論理アドレスを 登録し、フラグ201を1とすことにより、そのエント リが空白でない事を登録し、変換テーブル200を改定 する(ステップ912)。ステップ906から912 を、新規に作られたワードが無くなるまで繰り返す (ス テップ913)。

リを指すように更新し(ステップ804、805)、再 【0051】以上の処理が終われば、マイクロコードテびステップ803を実行する。以降、ステップ803ー 50 一ブル310から今までの処理で変更の有った全ワード

10

の物理アドレス313、オブジェクトコード315に分 岐先アドレス350をマージしたデータをバッファエリ ア600 (図1の153) に転送する (ステップ91 4)。以下、アドレス再配置の場合と同様に演算装置を 一時停止し(ステップ915)、バッファエリア600 より制御記憶115(又は116)にデータをロードす る(ステップ916)。その後、演算装置を再起動し (ステップ917)、当該演算装置へのパッチは終了す る。全ての演算装置に関してステップ901-917を 繰り返して(ステップ918)、計算機システム100 へのパッチがすべて終了する。

【0052】次に、固定番地から始まるマイクロプログ ラムの先頭固定番地が再配置された時の命令起動処理に ついて説明する。図11は、演算装置内の起動テーブル (図1の114、144)の働きを説明する図である。 起動テーブル1004の各エントリは演算装置により命 令とそれのマイクロプログラムのスタートアドレスが一 対一に対応がとられており、命令パイプラインにおい て、命令フェッチ(ステップ1000、命令デコード (ステップ1002)と進み、該命令デコード時に演算 装置により起動テーブル1004中の該当エントリが選 択され、その先頭アドレスが読み出され(ステップ10 05)、命令実行時に(ステップ1006)、そのアド レスで制御記憶のマイクロプログラムが起動される(ス テップ1007)。この起動テーブル1004の先頭ア ドレスは、SVP150により書き換えることができ る。

【0053】先のアドレス移動とマイクロプログラムの 初期ロード及びパッチにより先頭アドレスが再配置され た時(図4のステップ60、図6のステップ618、図 9のステップ912で起動テーブルに登録されているア ドレスが再配置された時)、SVP150は起動テーブ ル1004 (図1の114、144) に新い物理アドレ スを書き込む。これによりアドレスが再配置以降のマイ クロプログラム起動も動作が保証される。

【0054】次に、図1の計算機システム100でのマ イクロプログラムトレース採取法を説明する。トレース 部112、142が演算装置110、140のトレース データを採取した時、通常、そのデータはSVP150 に取り出される。その時、変換テーブル151、152 (図2の200、220)を取り出し、トレースデータ と共に保守担当者によりコード転送手段30を使いマイ クロプログラム設計者に届けられる。トレースデータは マイクロプログラムが実行された順の制御記憶115、 146の物理アドレスの順番からなっており、これを変 換テーブル200、220を使用して論理アドレスに変 換する。あるいは、トレースを採取した時点で、SVP 150が変換テーブル200、220を参照し、トレー スデータを論理アドレスに変換してトレースデータを得 る事もできる。これにより、マイクロプログラム設計者 50

は、自ら設計したソースコードと整合したトレースデー タを得る事ができる。

【0055】以上説明した実施形態において、マイクロ プログラム再配置及びパッチによるマイクロコードの改 訂処理では、変換テーブル200及びマイクロコードテ ーブル310内の演算装置対応の物理アドレス340に より、再配置による物理アドレスー論理アドレスの対応 の変更が、その演算装置に局所化される。これにより、 マルチプロセッサシステムの場合、アドレス再配置は障 害を起こした演算装置以外には波及せず、それら演算装 置の制御記憶には無効領域が生じない。

【0056】又、図4のステップ55-57、図6のス テップ613-614、図9のステップ907-909 をみればわかる様に、制御記憶の空き領域が十分でな い、即ち、アドレス移動、マイクロプログラムの初期ロ ード、又はパッチに必要な量が存在しない場合、その事 を自動的に警告メッセージとして表示している。これに より、保守操作員はシステムダウンを予想し、計算機シ ステム保守の契機を知ることができる。

[0057]

【発明の効果】本発明の制御記憶の障害回避方法によれ ば、以下のような効果が得られる。

(1) 顧客サイト毎に存在する計算機システムに対し て、論理アドレスをキーに共通のマイクロプログラムコ ード及びパッチを適用することができ、マイクロプログ ラムの保守操作性が向上する。

(2) マイクロプログラム再配置時に、移動先の物理ア ドレスを、演算装置に設けられた起動アドレスを登録し たテーブルのエントリに上書きすることにより、アドレ スの再配置が行われたマイクロプログラムを持つ演算装 置の実行を保証できる。

【0058】(3)計算機システム内演算装置の実行状 況をトレースする際、トレース情報の物理アドレスを論 理アドレスに変換して出力することにより、該出力され たトレース情報と論理アドレスをキーとしたマイクロプ ログラムのソースリストとのアドレス整合性を確保する ことができ、任意の計算機システムで採取されたトレー ス情報を共通のソースリストにより解析できる。

【図面の簡単な説明】

【図1】本発明における計算機システムの制御記憶のア ドレス再配置を行なう全体的機構を示した図である。

【図2】図1のSVP上のアドレス再配置に関するテー ブル類の詳細構成例を示した図である。

【図3】テーブル上のマイクロプログラムワード間の相 互関係を示した図である。

【図4】本発明における計算機システムの制御記憶のマ イクロプログラム初期ロードを示したフローチャートで ある。

【図5】制御記憶のアドレス再配置を行なう時の制御記 憶とテーブルの取扱いを示した図である。

15

【図6】制御記憶のアドレス再配置のフローチャートである。

【図7】計算機システムにパッチを適用する時のフローチャートの一部である。

【図8】計算機システムにパッチを適用する時のフローチャートの続きである。

【図9】計算機システムにパッチを適用する時のフローチャートの更に続きである。

【図10】クロスリファレンステーブルの再構築を説明する図である。

【図11】起動テーブルの働きを示した図である。 【符号の説明】


- 10 マイクロプログラム変更手段
- 20 アセンブル (リンケージ) 手段
- 21 マイクロプログラムソースコード
- 22 マイクロプログラムコード
- 23 マイクロプログラムパッチデータ
- 24 新旧マイクロプログラムソースコードよりパッチ データを生成する手段:

*25 アセンブル&リンケージプログラム


30 マイクロプログラムコード&パッチデータ転送手 段

- 100 計算機システム
- 110、140 計算機システム内の演算装置
- 112、142 マイクロプログラムトレース採取部
- 114、144 マイクロプログラム起動テーブル
- 115、146 制御記憶
- 120 主記憶装置
- 10 125 主記憶装置のハードウエア専用領域 (HSA)
 - 142 マイクロプログラムトレース採取装置
 - 150 SVP
 - 151、152 アドレス変換テーブル
 - 153 マイクロプログラム改定用のバッファエリア
 - 155 SVP150上のマイクロプログラムコード
 - 157 制御記憶障害検出機構
 - 160 ファイル装置
 - 170 コンソール装置


[図3]




【図10】




【図1】




[図2]









【図5】




【図6】




【図7】



【図8】



【図9】



【図11】

